

(11)Publication number:

06-097414

(43) Date of publication of application: 08.04.1994

(51)Int.CI.

H01L 27/148 HO4N 5/335

(21)Application number: 04-242960

(22)Date of filing:

11.09.1992

(71)Applicant: HITACHI LTD (72)Inventor: HATAE HIROSHI


OZAKI TOSHIBUMI ANDO HARUHISA AKIMOTO HAJIME

(54) SOLID-STATE IMAGE SENSING DEVICE

(57)Abstract:

PURPOSE: To limit a thermal noise band generated in a transistor and minimize the thermal noise component simultaneously by installing a filter which limits the bands of an amplifier and a signal for every vertical CCD in order to minimize a frequency band of a signal.

CONSTITUTION: Signal charges generated in a photodiode 108 are transferred by a vertical CCD resistor 101 and converted into voltage by a charge detector 102. Then, the frequency band of the signals is limited by a band limiting means 103 and then, a CDS circuit 104 suppresses reset noise generated in the charge detector 102. Then, a signal is selected and output by a row selection means 105 selected by a horizontal scanning circuit 109. As a result, this construction makes it possible to lower the signal band so that it may be possible to narrow the noise band with the band limiting means 103. It is, therefore, possible to provide a solid-state image sensing device with a better S/N ratio.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

庁内整理番号

7210-4M

(11)特許出願公開番号

特開平6-97414

(43)公開日 平成6年(1994)4月8日

(51)Int.Cl.5

識別記号

FΙ

技術表示箇所

H01L 27/148

H 0 4 N 5/335

H01L 27/14

В

審査請求 未請求 請求項の数16(全 7 頁)

(21)出願番号

特顯平4-242960

(71)出額人 000005108

株式会社日立製作所

(22)出願日

平成 4年(1992) 9月11日

東京都千代田区神田駿河台四丁目6番地

(72)発明者 波多江 博

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 尾崎 俊文

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(72)発明者 安藤 治久

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 弁理士 小川 勝男

最終頁に続く

(54) 【発明の名称 】 固体撮像装置


(57)【要約】

【目的】 本発明は、S/N比が高い固体撮像素子を提供 することにある。

【構成】 各垂直CCDレジスタ毎に電荷検出器、帯域制 限手段を設ける。また、帯域制限手段で用いる容量を、 アルミの遮光膜を用いて形成する。

【効果】 各垂直CCDレジスタ毎に電荷検出器を設ける ことで信号の周波数帯域を下げ、それだけ帯域制限手段 を用いて雑音帯域を制限できるので、S/N比が高い撮像 素子を構成することが可能である。

図1



1

【特許請求の範囲】

【請求項1】半導体基板上に2次元上に形成された光電 変換手段と 複数個の該光電変換手段に隣接して形成さ れた垂直CCDレジスタとCCDレジスタ毎に電荷検出器を設 けたことを特徴とする固体撮像装置。

【請求項2】電荷検出器の出力端に、帯域を制限する手 段を設けたことを特徴とする請求項1に記載の固体撮像

【請求項3】帯域制限手段は、電荷検出器出力端に設け られた容量であることを特徴とする請求項2に記載の固 10 体损像装置。

【請求項4】容量は、上記各垂直CCDレジスタ上の光遮 光膜を第一の電極とすることを特徴とする請求項3に記 載の固体撮像装置。

【請求項5】容量は、上記各CCDレジスタ上の遮光膜形 成領域の上部もしくは下部に第二の電極を形成すること を特徴とする請求項3に記載の固体撮像装置。

【請求項6】容量は、容量の電極間にタンタルオキサイ ドを用いることを特徴とする請求項4又は5に配載の固

【請求項7】垂直CCDからの信号電圧が印加される容量 の電極とは異なるもい一方の電極に、電極間の電圧が小 さくなるように与えることを特徴とする請求項4又は5 に記載の固体撮像装置。

【請求項8】複数の上記CCDレジスタ毎に電荷検出手段 を設けることを特徴とする請求項1に記載の固体撮像装

【請求項9】各列の出力増幅器毎に信号のないときの出 力と信号のある時の出力の差を検知する差動手段を設け たことを特徴とする請求項1 に記載の固体撮像装置。

【請求項10】電荷検出器と上記差動手段の間に、増幅 手段を設けることを特徴とする請求項9に記載の固体撮 像装置。

【請求項11】上記増幅手段を負帰還アンプにすること を特徴とする請求項10に記載の固体撮像装置。

【請求項12】信号のないときの出力と信号のある時の 出力を異なる帯域制限手段で周波数帯域を制限し、交互 に出力することを特徴とする請求項9に記載の固体撮像

トで構成することを特徴とする請求項1に記載の固体撮 像装置。

【請求項14】上記電荷検出器を水平同期期間のみ動作 させることを特徴とする請求項1 に記載の固体撮像装 置。

【請求項15】上記電荷検出器において、水平走査期間 の半分をフィードスルーレベルの検出動作、残りの半分 を信号レベルの検出動作として用いることを特徴とする 請求項1に記載の固体撮像装置。

特徴とする請求項1に記載の固体撮像装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、CCDレジスタを用い た固体撮像装置に関し、とくに高感度の撮像装置に関す る。

[0002]

【従来の技術】ビデオカメラなどの小型化、高解像度化 の要求は強く、そのため撮像素子の光学系は小さくなり また画素数は増加している。そのため、画素の面積は小 さくなるため、それに伴い画素で発生する信号は小さく なる。そのため、同じS/Nを確保するためには、発生雑 音を小さくする必要がある。

【0003】従来の固体撮像素子では、垂直CCDで運ば れてきた電荷を1ライン分同時に水平COXC転送し、水 平CCDの端部に設けられた1つのアンプにより読み出さ れている。例えば、1991年 ISSCC DIGEST OF TECHNICAL PAPERS (アイ・エス・エス・シー・シー ダイジェスト オブ テクニカルペーハー) pp208~209で発表された例などである。

[0004]

20

【発明が解決しようとする課題】ここで、CCD型固体撮 像素子で発生する雑音は、出力アンプのMOSトランジス タで発生する熱雑音が支配的である。この熱雑音は、次 の式で表すことができる。

V2n=4kT(2/3)(1/qm)fB (V2)

kはボルツマン定数、Tは絶対温度、omは相互コンダクタ ンス、fBは周波数帯域を表す。従来方式では1つの電荷 検出器ですべての画素信号を電圧に変換しているため、 信号の周波数帯域が大きくなってしまう。そのため、fB 30 で表すことができるアンプの周波数帯域もそれ以上に大 きくしなければならず、雑音の通過成分も大きくなって しまう。

[0005]

【課題を解決するための手段】そこで本発明では、信号 の周波数帯域を小さくするため、各垂直CCDCとにアン プと信号の帯域を制限するためのフィルタを設ける。

[0006]

【作用】各垂直CODでとにアンプが設けられているた め、アンプには1水平走査期間に1回しか信号が入力さ 【請求項13】上記電荷検出器をフローティング・ゲー 40 れず、信号の周波数帯域は大幅に小さくなる。そとで、 アンプの周波数帯域をローパスフィルタを用いて制限す る。これにより、同時にトランジスタで発生する熱雑音 の帯域も制限することができ、雑音成分を小さくするこ とができる。

[0007]

【実施例】実施例1

まず、図1を用いて構成について説明する。とこで、1 01は垂直CCDレジスタ、102は電荷検出器、10 3は帯域制限手段、104はCDS回路、105は列選択 【請求項16】水平走査をシフトレジスタで行うことを 50 手段、106はホトダイオード、107は受光部、10

8は出力信号線、109は水平走査回路である。本実施 例は、ライン毎にアンプを設け、かつ信号帯域を制限す ることに特徴がある。

[0008]次に全体の動作について説明する。この図 においてホトダイオード108に発生した信号電荷は、 垂直CCDレジスタ101により転送され、電荷検出器 102により電圧に変換される。その後帯域制限手段1 03により信号の周波数帯域が制限され、次にCDS回路 104により電荷検出器102で発生したリセット雑音 が抑圧される。そして水平走査回路109によって選択 10 された列選択手段105により信号が選択され出力され

【0009】次に図2、図3を用いて、1ラインに注目 して動作を説明する。 ととで、 21は電荷を検出するた めのフローティング・ディフュージョンである。ある時 刻に初段ソースフォロアのゲート容量に蓄えられてい た、直前の信号電荷がRCにパルスを与えることでリセッ トされる。この時端子Aは、リセット電位になる。B点 は、初段ソースフォロアの出力インピーダンスと帯域制 限容量Coutで決まる時定数だけ遅れて、リセット電位が 20 場合、増幅器の出力インピーダンスは、近似的に負荷抵 確定する。B点でリセット電位が確定したとき、クラン プパルスCLPCパルスが入力され、そのリセット電位が クランプされる。次に、入力バルスにより信号電荷が端 子Aに入力される。すると、端子Aは、信号電荷の分だけ 電位が下がる。そしてB点は、リセット時と同様に時定 数だけ遅れて信号電位が確定する。この時、ホールドバ ルスHPにパルスを与え、その時の電位をC点に蓄える。C 点には、信号電位とリセット電位の差の電位が蓄えられ る。その後、列選択パルスSP(n)にパルスを与え、出力 信号線108に信号を出力する。この動作において、信 30 号電位を検出している時間とリセット電位を検出してい る時間を同じにしている。これは、後段のCDS回路で信 号電位とリセット電位の差を取るときに、2つの電位が 同一の帯域で制限され、同レベルの雑音成分を持つ必要 があるためである。つまり、一方だけが雑音成分が低い 信号であっても、差を取った信号は雑音成分が大きくな るためである。

【0010】このような構成により、初段ソースフォロ アの出力インピーダンスと帯域制限容量Coutで構成され る低域通過フィルタで帯域を制限できるため、出力信号 40 を最大限に用いたダイナミックレンジを得ることができ 中に含まれる雑音成分を小さくできる。また、この回路 はCDS回路を内蔵しているため、直前の電荷をリセット したときの電位のばらつきで発生するリセット雑音も同 時に抑圧することができる。従来の様に、外付けでCDS 回路を構成する必要がないので、周辺回路の削減とな

【0011】この構成において、水平ブランキング期間 だけを用いて、アンプを動作させても良い。このように すると、映像信号期間中にリセットパルスなどのパルス を印可する必要がないので、映像信号へバルスに起因す 50 他は図2と同じである。実施例1の動作において、端子

る雑音が飛び込む可能性がなくなる。

【0012】以上の構成は、垂直CCD毎にアンブを設け たものであるが、もちろん複数の垂直COXCつき1つのア ンプを設け、時分割で使用しても良い。この構成では、 アンプの総数を減らすことができるので、消費電力を減 らすことができる。

【0013】実施例2

次に、本発明の他の実施例を図4を用いて説明する。本 実施例は、帯域制限容量103の直前に負帰還増幅器4 1を設けていることに特徴がある。ここで、42は帰還 抵抗であり、他は図2と同じである。本回路では、CDS 回路104と列選択手段105において、スイッチング 動作時にリセット雑音が発生する。本実施例では、この リセット雑音の影響を小さくするため、前段に設けた負 帰還増幅器41で増幅する。このようにすると、同じリ セット雑音が発生した場合、信号成分が大きくなってい るので、S/Nは大きくなる。また、増幅段として直列-直 列帰還の増幅器を用いることで、増幅器の出力インピー ダンスを上げている。具体的には、帰還抵抗42がない 抗値RLとなる。しかし、RFの値を持つ帰還抵抗42を用 いて直列-直列帰還の増幅器とすることで、出力インビ ーダンスはRL(1+gmRF)となり、(1+gmRF)倍になり、同じ 帯域を制限する場合、帯域制限容量103の値を小さく することができる。また、電圧利得に関しても帰還抵抗 42がない場合、gmRLで決まり、チャネル長のばらつき に起因するgmのばらつきが、電圧利得のばらつきに影響 していた。しかし、帰還抵抗42を用い直列-直列帰還 の増幅器とすることで、gmが大きい場合電圧利得はRL/R Fで決まり、列間の電圧利得のばらつきを小さくすると とができる。

【0014】以上は、フローティング・ディフュージョ ンを用いて構成した場合であるが、フローティング・ゲ ート(197391年 ISSCC DIGEST OF TECHNICAL PAPERS (7 イ・エス・エス・シー・シー ダイジ・エスト オブ テクニカルペ・ーハ・ー) pp154~15 5参照)を用いても可能である。フローティング・ゲー トを用いると、直流分をカットした信号を得られるた め、次段のアンブにおいて電源電圧の半分付近に動作点 を持っていくことが容易にできる。そのため、電源電圧 る。

【0015】実施例3

本発明の他の実施例について、図5を用いて説明する。 本実施例は、2つの帯域制限容量103、53を用い て、信号成分とリセット雑音成分を別々に帯域制限する ことに特徴がある。ここで、51は信号成分選択MOSト ランジスタ、52はリセット雑音成分選択用MOSトラン ジスタ、53はリセット雑音成分用帯域制限容量、54 はリセット雑音成分用列選択MOSトランジスタであり、

5

AC信号成分が入力されているときは、信号成分選択MOSトランジスタ51をオンに、端子ACリセット雑音成分が入力されているときは、リセット雑音成分選択MOSトランジスタ52をオンにする。すると、信号成分用帯域制限容量103に信号成分が、リセット雑音成分用帯域制限容量53にリセット雑音成分が蓄積する。そして、列が選択されたときにリセット雑音成分用列選択MOSトランジスタ54と信号成分用列選択MOSトランジスタ105を順にオンする。すると、出力信号線には、リセット雑音成分と信号成分が順に出力され、外付けのCDS回路に入力される。

【0016】CDS回路で発生する雑音は、図2で示されるクランプ容量CLとホールド容量Chに依存している。とれらの容量をできるだけ大きくすると発生する雑音は小さくなる。本実施例でば、リセット雑音成分と信号成分を順に出力する事により、外付けでCDSをかけることができる。外付けでCDSをかけることにより、クランプ容量CLとホールド容量Chの値を大きくすることができるため、CDS回路で発生する雑音を小さくすることができる。

【0017】実施例4

他の本発明の実施例について、図6、図9を用いて説明 する。本実施例は、帯域制限容量として遮光アルミを利 用することに特徴がある。ここで、図6において61は 帯域制限容量であり、他は図2と同じである。また、図 9において91はn型の半導体基板、92はp型のウェ ル、93はホトダイオードを形成するn型層、94はVCC D用の濃いp型のウェル、95は埋め込みCCDを形成するn 型層、96はCCDを構成する電極、97は遮光用のアル ミである。より雑音を小さくするためには、帯域幅を狭 30 くすることが必要である。そのためには、帯域制限容量 に大きな値を必要とする。そこで、図9における各列の 垂直CCD上を覆っている遮光アルミ97と垂直CCD電極9 6間で形成される容量を利用する。この領域は、図6に おいて61で表すことができる。このように、チップ面 積の増加を伴わず、広い面積で容量を形成することがで きる。以上は、遮光アルミ97と垂直CCD電極96を盛 用いて容量を形成する場合であるが、もちろん図10で 示される様に遮光アルミの上にさらに容量形成用電極2 01を設けも良い。層間膜として誘電率が大きなタンタ 40 ルオキサイドを用いると、大きな容量が得られ、それだ け周波数帯域を制限でき雑音を小さくすることができ る。

【0018】実施例5

他の本発明の実施例について、図8を用いて説明する。 本実施例は、帯域制限容量を電荷検出器後に設けること に特徴がある。ここで、81は増幅器であり、他は図2 と同じである。このような構成では、CDS回路104と 列選択手段105において発生する雑音は、増幅器81のため小さく見え、かつ電荷検出器102の出力インピーダンスと帯域制限容量103で低域通過フィルタが構成される。そのため、とのフィルタにより雑音成分は制限され、かつ帰還抵抗42で発生する雑音がなくなるため、より低雑音化が可能である。

【0019】実施例6

他の本発明の実施例について、図7を用いて説明する。本実施例は、容量を形成する遮光アルミに、MOSスイッ10 チ72を介して電圧発生手段71を設けることに特徴がある。より大きな容量を得るためには、図9における遮光アルミ97とその下を走っている垂直CCD電極96間の膜厚は、薄い方が良い。しかし、垂直CCD電極96には、例えばホトダイオードからの信号読みだし時に振幅15(V)のバルスが与えられるため、膜厚を余り薄くすると、耐圧を超えてしまう。電圧発生手段71を用いて信号読みだしバルスが与えられるまえに8点に適当な電位を与える。これにより、相対的に遮光アルミ97とその下を走っている垂直CCD電極96間の電圧は小さくな20 る。そのため、膜厚を薄くすることができ、それゆえ大きな容量を得ることができる。

[0020]

【発明の効果】本発明の構成により信号帯域を下げることができるため、それだけ帯域制限手段により雑音帯域も狭くすることができ、S/N比が良い固体撮像装置が可能となる。

[0021]

【図面の簡単な説明】

【図1】本発明の全体構成図。

【図2】一ラインの回路図。

【図3】動作を説明するタイミングチャート。

【図4】帰還アンプを設けた他の実施例を説明する図。

【図5】信号電位とリセット電位の両方を出力する他の 実施例を説明する図。

【図6】遮光アルミを用いて帯域制限容量を実現する説明図。

【図7】帯域制限容量に予め電位を与える実施例を説明 する図。

【図8】他の実施例を説明する図。

【図9】帯域制限容量を説明する図。


【図10】帯域制限容量の他の実施例を説明する図。 【符号の説明】


101-垂直CCDレジスタ、102-電荷検出器、103-帯域制限手段

104-CDS回路、105-列選択手段、106-ホトダイオード

107-受光部、108-出力信号線、109-水平走 査回路

5





. フロントページの続き .

(72)発明者 秋元 肇

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内